T.D n°4
CIRCUITS COMBINATOIRES.

Exercice 1 :

Un additionneur complet est un dispositif disposant de 3 entrées (a, b et R_{in}) et de 2 sorties (S et R_{out}). S : somme ; R_{out} : retenue sortante, R_{in} : retenue entrante ; a et b : 2 bits à additionner.

1°/ Donner le logigramme de l'additionneur complet en utilisant 2 demi- additionneurs.

2°/ On désire additionner les deux nombres A = (14)10 et B = (11)10


2-1°/ Réaliser en binaire l'opération A + B

2-2°/ Donner le logigramme de l'additionneur complet réalisant l'addition de A et B en utilisant la technique de :

- Propagation De Retenue
- L'Anticipation De Retenue

Exercice 2 :

Exprimez algébriquement les fonctions suivantes :



Exercice 3 :

- En utilisant un DEMUX de 8 sorties et des portes N-OU à trois entrées, réaliser les fonctions suivantes :
  1) $f_1(x1, x2, x3) = \sum(0, 1, 2, 4, 5)$
  2) $f_3(x1, x2, x3) = \prod(4, 5, 7)$

- En utilisant un MUX de 4 entrées et des portes logiques, réaliser les fonctions suivantes :
  1) $f_1(x1, x2, x3) = \sum(0, 1, 2, 4, 5)$
  3) $f_3(x1, x2, x3, x4) = \prod(4, 5, 7, 15)$

Exercice 4 :

1. Réaliser le demi-additionneur à l'aide d'un minimum de multiplexeurs à 4 entrées.
2. 2. Réaliser l'additionneur complet à l'aide d'un minimum de multiplexeurs à 8 entrées.
3. 3. Réalisation d'un additionneur complet avec des décodeurs binaire 3⇨ 8
4. 4. Réaliser un décodeur 3 ⇨ 8 à l'aide des décodeurs 2⇨4

Exercice 5 :

Représenter le logigramme d'un circuit arithmétique permettant de convertir un nombre binaire à 4bits en son complément à 2, utiliser des opérateurs Nand à 2 entrées et des demi-additionneurs.

Exercice 6:
Il ne vous reste plus que des décodeurs 2 vers 4 au laboratoire. Montrez comment vous pourriez les utiliser pour réaliser un XOR de 2 variables.

Exercice 7 :
Considérez la fonction F décrite par sa table de vérité ci-dessous.

A	B	C	F
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	0
1	1	1	1

1. Vous devez réaliser la fonction F à l'aide d'un multiplexeur à une seule variable de sélection (MUX 2 à 1). Essayez de réduire le circuit sur chacune des variables A, B et C et indiquez si la décomposition permet une implantation avec seulement une porte NAND supplémentaire.

2. Proposez une implémentation de la même fonction au moyen d'un décodeur 3 à 8 et des portes logiques.

3. Proposez une implémentation de la même fonction F au moyen d'un décodeur 2 à 4 et d'une porte NOR à 2 entrées :

Exercice 8 :
Soit une information binaire sur 5 bits (i4i3i2i1i0). Donner le circuit qui permet de calculer le nombre de 1 dans l'information en entrée en utilisant uniquement des additionneurs complets sur 1 bit ?

Exemple : Si on a en entrée l'information (i4i3i2i1i0) =(10110) alors en sortie on obtient la valeur 3 en binaire (011) puisque il existe 3 bits qui sont à 1 dans l'information en entrée.


Corrigé TD4

Exercice 2 :

1) $S = \overline{A}\,\overline{B}(0) + \overline{A}B(1) + A\overline{B}(1) + AB(0) = A \oplus B$
2) $S = \overline{A}\,\overline{B}(1) + \overline{A}B(1) + A\overline{B}(1) + AB(0) = \overline{AB}$
3) $S = \overline{B}\,\overline{A}(0) + \overline{B}A(0) + B\overline{A}(1) + BA(1) = B$
4) $S = \overline{B}\,\overline{A}(0) + \overline{B}A(1) + B\overline{A}(0) + BA(1) = A$


Exercice 3 :

1) $f_1(x1, x2, x3) = \sum(0, 1, 2, 4, 5)$
2) $f_2(x1, x2, x3) = \sum(3, 4, 5, 6, 7)$
3) $f_3(x1, x2, x3) = \prod(4, 5, 7)$
4) $f_4(x1, x2, x3) = \prod(0, 3, 5)$



La réponse à cette question dépend de la façon dont on choisit les signaux de contrôle. Voici une réalisation possible.


1) $f_1(x1, x2, x3) = \sum(0, 1, 2, 4, 5)$
2) $f_2(x1, x2, x3) = \sum(3, 4, 5, 6, 7)$
3) $f_3(x1, x2, x3, x4) = \prod(4, 5, 7, 15)$
4) $f_4(x1, x2, x3, x4) = \prod(7, 10, 13, 15)$



Exercice 4 :

1. ½ Additionneur à l'aide des multiplexeurs 4➔1

A	B	R	S
0	0	0	0
0	1	0	1
1	0	0	1
1	1	1	0



$$S = \bar{A}\,\bar{B}(0) + \bar{A}B(1) + A\bar{B}(1) + AB(0)$$

Pour le 1er multiplexeur 4➔1 On pose :

E_0=0 ; E_1=1 ; E_2=1 ; E_3=0 ;


$$R = \bar{A}\bar{B}(0) + \bar{A}B(0) + A\bar{B}(0) + AB(1)$$

Pour le 2ème multiplexeur On pose :

E_0=0 : E_1=0 : E_2=0 : E_3=1 :

2. Additionneur Complet à l'aide des multiplexeurs 8➔1

A	B	R_{i-1}	R_i	S
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1



$$S = \bar{A}\,\bar{B}\,\overline{R_{i-1}}(0) + \bar{A}\bar{B}R_{i-1}(1) + \bar{A}\,B\overline{R_{i-1}}(1) + \bar{A}BR_{i-1}(0) + A\bar{B}\overline{R_{i-1}}(1) + A\bar{B}R_{i-1}(0) + AB\overline{R_{i-1}}(0) + ABR_{i-1}(1)$$

Pour le 1er multiplexeur On pose :

E_0=0 ; E_1=1 ; E_2=1 ; E_3=0 ; E_4=1 ; E_5=0 ; E_6=0 ; E_7=1 ;

$$R = \bar{A}\,\bar{B}\,\overline{R_{i-1}}(0) + \bar{A}\bar{B}R_{i-1}(0) + \bar{A}\,B\overline{R_{i-1}}(0) + \bar{A}BR_{i-1}(1) + A\bar{B}\overline{R_{i-1}}(0) + A\bar{B}R_{i-1}(1) + AB\overline{R_{i-1}}(1) + ABR_{i-1}(1)$$

Pour le 2ème multiplexeur On pose :

E_0=0 ; E_1=0 ; E_2=0 ; E_3=1 ; E_4=0 ; E_5=1 ; E_6=1 ; E_7=1 ;


3. Additionneur Complet à l'aide des Décodeurs 3➔8

X	Y	C_i	C_0	S
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1

Selon la table de vérité, les sorties sont :

$$S(X,Y,C_i) = \sum m(1,2,4,7)$$
$$C_o(X,Y,C_i) = \sum m(3,5,6,7)$$

Le circuit correspondant est :




4. Décodeur 4➔16 à l'aide des décodeurs 3➔8


W	Z	Y	X	D_{15}	D_{14}	D_{13}	D_{12}	D_{11}	D_{10}	D_9	D_8	D_7	D_6	D_5	D_4	D_3	D_2	D_1	D_0
0	0	0	0																1
0	0	0	1															1	
0	0	1	0														1		
0	0	1	1													1			
0	1	0	0												1				
0	1	0	1											1					
0	1	1	0										1						
0	1	1	1									1							
1	0	0	0								1								
1	0	0	1							1									
1	0	1	0						1										
1	0	1	1					1											
1	1	0	0				1												
1	1	0	1			1													
1	1	1	0		1														
1	1	1	1	1															

0 0 0 0 1 er Décodeur 3➔8

0 0 0 2ème Décodeur 3➔8



Exercice 6:



Avec deux décodeurs, on peut faire un XOR à deux entrées (voir ci-dessus). Avec deux autres décodeurs, on fait une deuxième porte XOR. En cascadant les deux portes XOR, on obtient une porte XOR à trois entrées.